异或门是数字电子学中的关键构件，仅在输入不同时才能产生高输出。这种独特的行为使其在比较数值、管理比特级作或检测错误的电路中非常有用。通过理解异或门的工作原理及其构建方式，我们更容易理解它们为何出现在如此多的数字系统中。
什么是异或门？
XOR 门是一种数字逻辑门，它比较两个二进制输入，只有当输入不同时才输出 1。如果两个输入相同，无论是0还是1，门输出为0。由于异或门专门响应两个信号之间的差异，因此在分析、比较或处理二进制数据的电路中非常有用。它常见于算术块、错误检测电路以及依赖比特级比较的系统中。
异或门是如何工作的？
异或门根据输入处存在的高信号数（1）产生输出。
• 当1的数量为奇数时，输出 = 1
• 当1的数量为偶数时，输出 = 0
对于两个输入A和B，布尔方程为：
X = A′B + AB′
该表达式表示A和B不匹配的两个条件。每个项仅在一个输入为1、另一个为0时激活，捕捉异或函数的核心行为。
异或门符号
XOR 符号与 OR 门符号非常相似，但在输入侧附近多了一条弯曲线。这条额外的行区分了“独占”作。
输入A和B通过该符号，输出对应布尔形式A′B + AB′，表明只有当两个输入不同时，结果才为高电平。
异或门的真值表
一个双输入的异或门遵循如下所示的模式：
| A | B | X（A ⊕ B） |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 0 |
这确认了只有当A和B值不同时，输出才会变成1。
利用晶体管进行异或门
基于晶体管的异或门依赖于根据输入电平激活的受控导通路径。通过选择性路径排列晶体管，电路以符合异或行为的方式将输出与接地连接或断开。
工作场景
• A = 0，B = 0：密钥晶体管保持关闭，阻碍地线路径。LED灯一直关着。
• A = 1，B = 0：晶体管Q4导通并完成地线路径，LED点亮。
• A = 0， B = 1：晶体管Q5激活并点亮LED。
• A = 1，B = 1：晶体管Q1和Q2导通，重新导向电流，阻止Q3驱动LED。LED灯一直关着。
这些导通图样与异或真值表相匹配，展示了晶体管开关如何产生逻辑行为。
利用NAND门进行异或
通过将逻辑表达式重写为适合NAND作的形式，可以完全由NAND门构建XOR门。其理念是用补集来表达异或函数，使每个部分都能被NAND门处理。
• 以异或表达式开始：A′B + AB′
• 应用双重否定以匹配NAND结构：[（A′B + AB′）′]′
• 使用德摩根定律来区分这些术语：[（A′B）′ ·（AB′）]′
• 使用NAND门实现（A′B）′和（AB′）′，因为NAND门自然提供互补的AND输出
• 将这些输出输入最终的NAND门，以去除外补空间并完成异或行为
正确排列时，完整设计使用五个NAND门：两个用于生成补集项，两个用于内部生成A′和B′，最后一个门用于合并结果并产生异或输出。
利用NOR门进行异或
你也可以只用NOR门来构建异或门，方法是重写表达式，使每一步都符合NOR作。目标是生成所需的补集和，然后将它们组合以匹配异或模式。
• 先对输入A和B进行NOR 处理，生成（A + B）′，成为关键字共享项
• 形成两个中间表达式：[A + （A + B）′]′ 和 [B + （A + B）′]′′′，每个表达式都是通过将一个值和共享项输入到NOR门中构建的
• 不对这两个表达式的输出进行或处理，得到 （A′B + AB′）′，即补集异或形式
• 将此结果送入最终NOR门，去除补集并生成正确的异或输出
在这种安排下，仅用 NOR 的实现还使用五个 NOR 门，一个用于创建共享补集，两个用于构建中间项，一个用于合并，最后一个门用于生成真正的 XOR 结果。
三输入异或门
三输入XOR门是通过串联两个标准的两输入XOR门形成的。这种设置扩展了异或作，使其能够处理多个信号，同时保持相同的行为。
• 先进行异或A和B，产生中间结果
• 然后将结果与 C 异或，生成最终输出
• 布尔形式变为：X = A ⊕ B ⊕ C
当输入1的总数为奇数时，该输出为高。如果输入中包含0、2或全部3个1，输出保持低电平。因此，门在更大的输入组中延续了相同的“差异检测”特性。
异或门的应用
• 数据加密——用于基本的加密和掩蔽方案中，数据位与密钥位结合以产生编码输出。
• 比较电路——帮助检测两个二进制值之间的不匹配位，便于识别差异。
• 加法器/减法器——以算术单位生成和输出，因为异或自然反映二进制加法且无进位。
• 切换控制——支持触发器切换和状态变化，通过在控制信号激活时产生开关输出。
• 其他用途——也见于地址解码、定时和时钟对齐电路、频分设置以及随机比特或伪随机模式生成。
异或门的优缺点
优点
• 进行奇偶校验，识别高输入的奇数。
• 支持数字电路比较和算术部分所需的独占逻辑。
缺点
• 内部设计比基础门如与或更复杂。
• 可能导致快速切换电路中的传播延迟增加。
• 多输入版本更难实现和诊断。
基于异或的切换触发器
异或门可以通过将异或置于触发器的输入端，并将电流输出作为反馈的一部分，将标准D触发器转换为拨动器件。异或决定存储状态应保持不变还是在下一个时钟边缘翻转。
当控制输入为高电平时，异或会反转反馈信号，使触发器每时钟周期发生状态变化：
• 如果Q = 1，下一态变为0
• 如果Q = 0，下一态变为1
当控制输入为低电平时，异或（XOR）直接将当前状态传递给D输入，使触发器保持其值。
基本逻辑函数中的异或门
XOR 门可以根据输入的固定方式支持简单的逻辑行为。这些配置使门栅在控制和开关电路中作为通用逻辑元件。
• 作为反相器XOR（A与1⊕ 1 = A̅）
当一个输入与1相关联时，异或输出的输出与另一个输入相反。这使得异或的行为完全像非门，反转接收信号。
• XOR作为缓冲区（A ⊕ 0 = A）
将一个输入设为0，异或不变通另一个输入。在这种配置中，异或（XOR）就像一个基本的缓冲元件。
• 利用开关进行异或行为
一个简单的双开关灯电路可以演示异或行为：
• 当开关处于不同位置时，灯会亮起。
• 当两个开关匹配时，灯关闭。
异或门IC替代方案
• 4030 – 四元二输入异或
这是一种基于CMOS的器件，能在宽电压范围内实现低功耗和稳定运行。
• 4070 – 四边形2输入异或
类似于4030，但通常被需要可靠异或行为的通用CMOS设计所青睐。
• 74HC86 / 74LS86 / 74HCT86 – 高速四开异或变体
作为74系列逻辑家族的一部分，这些版本提供更快的切换速度、更好的噪声性能，并根据子类型兼容TTL或CMOS系统。
结论
XOR 门因其突出差异、支持算术函数以及实现可靠控制逻辑的能力而脱颖而出。无论是由晶体管构建，还是由NAND和NOR门组合而成，其目的始终如一，提供选择性且高效的开关行为。其广泛的应用展示了为何异或逻辑仍然是现代数字电路设计的重要组成部分。
常见问题解答 [常见问题解答]
异或门和异北门有什么区别？
当输入不同时，XOR门输出1，而XNOR门在输入匹配时输出1。XNOR基本上是XOR的反对，常用于等式检查和数字比较电路。
为什么在布尔逻辑中，异或门被认为是非线性的？
异或门是非线性的，因为其输出无法仅通过基本的线性布尔运算如AND、OR和NOT组合来形成。这种非线性特性使异或能够进行奇偶校验并检测比特变化，而线性门单独无法实现这些功能。
异或门如何帮助检测数字数据中的错误？
异或门通过检查一组输入中是否包含奇数或偶数个1来生成奇偶位。接收到数据后，再次应用相同的异或作。不匹配表示传输过程中发生了错误。
异或技术是否用于微控制器和CPU？
是的。XOR集成在微控制器和处理器的算术逻辑单元（ALU）中。它用于诸如按比特作、校验和创建、软件加密以及快速算术过程等作。
异或门能否组合起来创建更复杂的逻辑函数？
是的。多个异或门可以形成多位加法器、奇偶校验发生器、比较器和编码电路。通过串联异或阶段，设计者可以构建可扩展的逻辑系统，检测更大数据集之间的差异。