十分钟计数器指南：工作原理、电路设计、时序图及应用

十分钟计数器是一种数字计数电路，循环十个状态后重复该序列。它是许多需要十进制计数或频率分割的数字系统的重要组成部分。本文解释了十年计数器的工作原理、其内部结构、时序行为、常见的集成电路实现以及在电子电路中的实际应用。

1.十年计数器概览

2.十年反击行动

3.十年真值表计数器

Figure 1. Decade Counter

十年计数器概述

十分钟计数器是一种数字计数器，可以从0数到9，然后回到0，重复该序列。由于它在十个状态下工作，也被称为Mod-10计数器。在许多电路中，十进制计数器提供二进制编码十进制（BCD）输出，每个十进制数字由四个二进制位表示。

十年计数器由四位二进制计数器推导出来，通常可以表示十六个状态。增加了额外逻辑，将计数限制在前十个状态，因此计数器在达到第十个状态后会重置。同样的原理也可以用于创建其他模量计数器，这些计数器在选定的状态数后重复。

十年反制行动

十分钟计数器通过十个固定的二进制状态推进，每个时钟脉冲将计数移动到下一个状态。

序列如下：

0000 → 0001 → 0010 → 0011 → 0100 → 0101 → 0110 → 0111 → 1000 → 1001

第十个状态后，计数器回到0000，序列重复。每个时钟脉冲中最低有效位变化，而高阶位则根据二进制计数模式变化。

十年计数器的真值表

时钟脉冲	QD	质量控制	四分卫	质量保证
0	0	0	0	0
1	0	0	0	1
2	0	0	1	0
3	0	0	1	1
4	0	1	0	0
5	0	1	0	1
6	0	1	1	0
7	0	1	1	1
8	1	0	0	0
9	1	0	0	1

真值表展示了四个输出位如何以二进制编码十进制形式表示0到9的小数值。QA是最低有效位（LSB），因此每个时钟脉冲都会变化。每一行对应时钟脉冲后的计数器状态。计数达到9后，计数器恢复初始状态，序列重新开始。

十年计数器的状态图

Figure 2. State Diagram of a Decade Counter

每个状态对应一个四位输出值，箭头表示每次时钟脉冲后发生的转变。图示直观地确认计数器会循环十个状态后返回起点。

十年计数电路图

Figure 3. Decade Counter Circuit Diagram

十分钟计数电路可由四个触发器连接构建，形成二进制计数结构。还加入了限制计数为十个状态的额外逻辑。

电路检测二进制值1010，对应十进制10。当出现该状态时，NAND门会产生低电平信号，激活触发器的清晰输入。该信号将所有输出重置为0000，阻止计数器继续进入剩余的二进制状态。

由于复位紧接着第十个状态出现，计数器反复循环只经过十个状态。根据设计不同，可能会使用不同类型的触发器，如JK、D或T触发器。

十分钟计数器的计时图

Figure 4. Timing Diagram of a Decade Counter

时序图显示计数器输出随着每个时钟脉冲的变化。随着计数从0到9，QA在每个脉冲上变化，而高阶比特根据二进制计数序列变化的频率较低。输出模式每十个时钟脉冲重复一次，使十分钟计数器能够作为除以10的电路工作。

74LS90 十年计数器 IC

Figure 5. 74LS90 Decade Counter IC

74LS90 是一款广泛使用的十分钟计数器集成电路，专为除以10计数设计。它包含内部触发器和从0数到9再回到0所需的逻辑。芯片提供四个输出：QA、QB、QC 和 QD，分别以二进制编码十进制（BCD）形式表示计数。当计数达到10时，内部复位动作将输出清回0000。74LS90还配备了复位输入，可用于清空计数器或设置特定计数器条件。多个74LS90芯片可以连接在一起，形成更大的计数电路。

二元计数器与十年计数器

Figure 6. Binary Counter vs Decade Counter

特色	二进制计数器	年代计数器
计数范围	0 到 2ⁿ − 1	0到9
模量	二的幂	Mod-10
输出格式	二进制	BCD
重置条件	最大状态之后	1001年之后
通用用途	一般计数	十进制显示

级联十号计数器

Figure 7. Cascading Decade Counters

一个十年计数器只能从0数到9。对于更大的计数范围，两个或更多十号计数器串联或串联连接。在这种布局中，第一个计数器处理单位数字，第二个计数器处理十位数字，第三个计数器处理百位数字。这使得可以计数诸如00到99或000到999等范围。级联十分钟计数器广泛应用于需要更高计数能力的电路中，如数字时钟、事件计数器、测量仪器和频率计。